位同步时钟提取电路的设计与实现

• 作者: 孙玲 岳志琪 李竹 杨晨茜
• 来源期刊: 电脑与电信
• 学科: 工学
• 关键词: 位同步时钟 FPGA 数字锁相环 m序列
• 年，卷（期）: 2019,（1）
• 所属期刊栏目: 基金项目
• 页码范围: 13-16
• 页数: 4页
• 分类号: TP274
• 字数: 2277字
• 语种: 中文

摘要

该设计方案分析信号在模拟信道传输的情况下,实现了基于FPGA的位同步时钟的提取.其中,整形电路利用滞回比较器,提高系统的抗干扰能力;高低电平计数取平均设计解决了前级电路导致的高低电平宽度不同的问题,提高了提取时钟的准确性和稳定度.通过测量,提取的位同步时钟误差小于1％,且其抖动小于一个位同步周期的10％.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李竹	山西师范大学物理与信息工程学院	39	89	5.0	8.0
2	孙玲	山西师范大学物理与信息工程学院	5	1	1.0	1.0
3	岳志琪	山西师范大学物理与信息工程学院	1	1	1.0	1.0
4	杨晨茜	山西师范大学物理与信息工程学院	1	1	1.0	1.0