基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
为了研究大规模集成电路设计中位数据在不同时钟域之间的传递问题,依据数字电路的基本理论,建立一种跨时钟域传递位数据信号的模型,并分析跨时钟域传递数据所带来的亚稳态问题及其危害性.在不同的时钟域中,保持数据同步是解决上述问题的可行方案.它能够在很大程度上减少亚稳态的传播,提高数字电路系统的可靠性.根据跨时钟域传递信号的情况,给出几种信号同步方法,并通过具体的设计方案论证该方法的正确性和可靠性.
推荐文章
FPGA设计中跨时钟域信号同步方法
FPGA
跨时钟域
同步
亚稳态
SoC中跨时钟域的信号同步设计
亚稳态
异步同步器
跨时钟域
SoC
基于 SVA 的跨时钟域协议验证方法
亚稳态
跨时钟域
协议验证
断言
多时钟域数据传递的FPGA实现
多时钟域
亚稳态
FPGA
异步信号
FIFO
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 跨时钟域传递位数据的同步方法
来源期刊 现代计算机 学科
关键词 集成电路设计 跨时钟域 异步电路 同步处理 亚稳态
年,卷(期) 2020,(24) 所属期刊栏目 研究与开发
研究方向 页码范围 9-14,19
页数 7页 分类号
字数 语种 中文
DOI 10.3969/j.issn.1007-1423.2020.24.002
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (62)
共引文献  (23)
参考文献  (9)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1990(1)
  • 参考文献(0)
  • 二级参考文献(1)
1992(1)
  • 参考文献(0)
  • 二级参考文献(1)
1996(1)
  • 参考文献(0)
  • 二级参考文献(1)
1997(1)
  • 参考文献(0)
  • 二级参考文献(1)
1999(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(6)
  • 参考文献(0)
  • 二级参考文献(6)
2005(3)
  • 参考文献(0)
  • 二级参考文献(3)
2006(6)
  • 参考文献(0)
  • 二级参考文献(6)
2007(8)
  • 参考文献(0)
  • 二级参考文献(8)
2008(12)
  • 参考文献(0)
  • 二级参考文献(12)
2009(6)
  • 参考文献(0)
  • 二级参考文献(6)
2010(3)
  • 参考文献(1)
  • 二级参考文献(2)
2011(4)
  • 参考文献(0)
  • 二级参考文献(4)
2012(6)
  • 参考文献(3)
  • 二级参考文献(3)
2013(1)
  • 参考文献(0)
  • 二级参考文献(1)
2014(7)
  • 参考文献(2)
  • 二级参考文献(5)
2017(1)
  • 参考文献(1)
  • 二级参考文献(0)
2018(2)
  • 参考文献(2)
  • 二级参考文献(0)
2020(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
集成电路设计
跨时钟域
异步电路
同步处理
亚稳态
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
现代计算机
旬刊
1007-1423
44-1415/TP
16开
广东省广州市
46-121
1984
chi
出版文献量(篇)
11312
总下载数(次)
39
总被引数(次)
33178
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导