基于FPGA的DDR2_SDRAM控制器用户接口设计

• 作者: 吴斌 李勇彬 闫永立 韩笑 马嘉莉
• 来源期刊: 电子设计工程
• 学科: 工学
• 关键词: 用户接口 AXI3.0 FPGA DDR2-SDRAM Uniphy
• 年，卷（期）: 2021,（1）
• 所属期刊栏目: 嵌入式技术
• 页码范围: 168-171,176
• 页数: 5页
• 分类号: TN91
• 语种: 中文
• DOI: 10.14022/j.issn1674-6236.2021.01.035

摘要

基于对高带宽数据高速存储的项目需要,选择大容量、成本低、读写速度快的DDR2-SDRAM作为本地存储器,在Stratix系列FPGA开发板上借助硬件描述语言设计了一套控制器用户接口设计方案.该方案基于Synopsys公司出产的DDR2-SDRAM控制器IP核,利用设计的桥接模块用于桥接时序不同的Altera公司提供的硬核PHY层Uniphy.基于AXI3.0总线接口协议,用户接口与控制器之间可支持多数据宽度、多突发长度的高效数据传输.在Intel高性能FPGA Stratix III开发板上进行了整体方案的功能设计与系统验证工作,选用的是EP3SL150F1152C2器件,数据读写结果符合预期设计目标.