膜混合集成电路、MOS集成电路

• 来源期刊: 电子科技文摘
• 学科: 工学
• 关键词: 混合集成电路 绝缘体上硅技术 硅化物 全耗尽 混合信号电路 技术挑战 系统芯片 生成 超薄 膜厚度
• 年，卷（期）: 2001,（3）
• 页码范围: 21-21
• 页数: 1页
• 分类号: TN

摘要

【正】 Y2000-62422-86 0103719全耗尽绝缘体上硅技术比例生成0.13μm 1.2～1VCMOS 电路=Scability of fully-depleted SOI technologyinto 0.13μm 1.2V～1V CMOS generation[会,英]/Raynaud,C.& Faynot,O.//1999 IEEE InternationalSOI Conference Proceedings.—86～87(EC)Y2000-62422-88 0103720用于超薄(35nm)绝缘体上硅0.18μm CMOS 电路的硅化物=Advanced silicide for sub-0.18μm CMOS on Ul-tra-thin(35nm)SOI[会,英]/Ren,L.P.& Cheng,Bth.//1999 IEEE International SOI Conference Proceed-ings.—88～89(EC)