RS码译码器的VLSI设计

• 作者: 吕昕 方立 邓次平
• 来源期刊: 兵工学报
• 学科: 工学
• 关键词: RS码译码器 极高速集成电路硬件描述语言 现场可编程逻辑阵列
• 年，卷（期）: 2002,（3）
• 所属期刊栏目: 研究简报
• 页码范围: 422-425
• 页数: 4页
• 分类号: TN919.32
• 字数: 2758字
• 语种: 中文
• DOI: 10.3321/j.issn:1000-1093.2002.03.036

摘要

本文主要研究RS码译码器的VLSI设计优化方法. 分析RS码译码算法的原理,将适合计算机仿真计算的算法转换成适合硬件实现的结构,并对其进行优化. 设计并实现在FPGA上可以工作在10MHz时钟频率下的单周期硬件译码器.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	吕昕	北京理工大学电子工程系	58	285	10.0	14.0
2	方立	北京理工大学电子工程系	3	23	3.0	3.0
3	邓次平	北京理工大学电子工程系	4	23	2.0	4.0