SoC的可测试性设计技术

• 作者: 叶以正 毛志刚 王永生 肖立伊
• 来源期刊: 同济大学学报(自然科学版)
• 学科: 工学
• 关键词: 系统级芯片 可测试性设计 测试访问结构
• 年，卷（期）: 2002,（10）
• 所属期刊栏目: 控制科学与工程
• 页码范围: 1271-1276
• 页数: 6页
• 分类号: TP206
• 字数: 6366字
• 语种: 中文
• DOI: 10.3321/j.issn:0253-374X.2002.10.025

摘要

基于可复用的嵌入式IP(intellectual property)模块的系统级芯片(SoC)设计方法使测试面临新的挑战,需要研究开发新的测试方法和策略.结合系统级芯片的可测试性设计技术所面临的技术难点,详细介绍了当前系统级芯片的可测试性设计技术,分析了各种系统级芯片的可测试性设计技术的特点及其优缺点,着重讨论了国际工业界内针对系统级芯片测试的方案:IEEE P1500和虚拟插座接口联盟(VSIA)测试访问结构.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	叶以正	哈尔滨工业大学微电子中心	67	544	14.0	21.0
2	王永生	哈尔滨工业大学微电子中心	17	92	5.0	9.0
3	肖立伊	哈尔滨工业大学微电子中心	39	247	9.0	13.0
4	毛志刚	哈尔滨工业大学微电子中心	58	658	14.0	23.0