面向DSP芯片时钟的PLL设计

• 来源期刊: 集成电路应用
• 学科: 工学
• 关键词: 时钟系统 锁相环 VCO
• 年，卷（期）: 2003,（9）
• 页码范围: 53-57
• 页数: 5页
• 分类号: TP332
• 语种: 中文

摘要

在研制的DSP芯片中,将芯片的时钟系统分为CPU时钟、系统时钟、模拟时钟、看门狗时钟四个不同的时钟区域,PLL模块对时钟系统进行锁相和稳频,通过PLL时钟控制器的控制和部分指令可以选择不同的时钟频率或省电方式.在该文中,重点介绍了我们设计的锁相环组成的鉴相器、环路滤波器、压控振荡器、分频器、电流泵的电路.