一种高速时钟电路的设计

• 作者: 师奕兵 张旭东 王志刚
• 来源期刊: 电子设计应用
• 学科: 工学
• 关键词: DDS 锁相环 频率合成器
• 年，卷（期）: 2003,（11）
• 所属期刊栏目: 芯片应用
• 页码范围: 81-83
• 页数: 3页
• 分类号: TN91
• 字数: 1696字
• 语种: 中文

摘要

本文基于DDS和PLL结合的频率合成方案,利用DDS芯片AD9852和集成锁相环SY89421,论述了一种输出频率为0.1Hz～200MHz的高速时钟电路的设计,就时钟电路硬件设计实现原理和软件编程进行了详细论述.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张旭东	成都电子科技大学自动化工程学院	1	5	1.0	1.0
2	师奕兵	成都电子科技大学自动化工程学院	1	5	1.0	1.0
3	王志刚	成都电子科技大学自动化工程学院	1	5	1.0	1.0