基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
线性可变码位控制全数字锁相环(LVBC-DPLL)具有环路捕捉时间快的特点.该文介绍了以EDA技术作为开发手段的LVBC-DPLL的设计与实现,并分析了系统的稳态性能及仿真结果.
推荐文章
一种基于FPGA的全数字锁相环设计
FPGA
verilogHDL
全数字锁相环(DPLL)
自动变模
基于PI控制的全数字锁相环设计
比列积分控制
全数字锁相环
超高速集成电路硬件描述语言
现场可编程门阵列
基于FPGA的全数字延时锁相环的设计
全数字延时锁相环
锁相精度
时钟延时
QuartusⅡ
现场可编程门阵列
电路仿真
一种FPGA实现的全数字锁相环
锁相环
全数字
FPGA
逻辑仿真
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于FPGA的线性可变码位控制全数字锁相环的设计与仿真
来源期刊 计算机仿真 学科 工学
关键词 超高速集成电路硬件描述语言 线性可变码位控制 数字锁相环 现场可编程门阵列 仿真
年,卷(期) 2003,(2) 所属期刊栏目 应用与研究
研究方向 页码范围 111-113,74
页数 4页 分类号 TP271+.5
字数 2134字 语种 中文
DOI 10.3969/j.issn.1006-9348.2003.02.031
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 单长虹 南华大学电气工程学院 31 244 8.0 14.0
2 孟宪元 清华大学电子工程系 28 246 9.0 15.0
3 邓国扬 南华大学电气工程学院 6 133 4.0 6.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (14)
同被引文献  (5)
二级引证文献  (22)
2003(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2004(2)
  • 引证文献(2)
  • 二级引证文献(0)
2005(3)
  • 引证文献(3)
  • 二级引证文献(0)
2006(3)
  • 引证文献(2)
  • 二级引证文献(1)
2007(4)
  • 引证文献(3)
  • 二级引证文献(1)
2008(3)
  • 引证文献(0)
  • 二级引证文献(3)
2009(7)
  • 引证文献(1)
  • 二级引证文献(6)
2010(2)
  • 引证文献(0)
  • 二级引证文献(2)
2011(1)
  • 引证文献(0)
  • 二级引证文献(1)
2012(1)
  • 引证文献(0)
  • 二级引证文献(1)
2013(2)
  • 引证文献(1)
  • 二级引证文献(1)
2014(3)
  • 引证文献(1)
  • 二级引证文献(2)
2016(3)
  • 引证文献(0)
  • 二级引证文献(3)
2017(2)
  • 引证文献(1)
  • 二级引证文献(1)
研究主题发展历程
节点文献
超高速集成电路硬件描述语言
线性可变码位控制
数字锁相环
现场可编程门阵列
仿真
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机仿真
月刊
1006-9348
11-3724/TP
大16开
北京海淀阜成路14号
82-773
1984
chi
出版文献量(篇)
20896
总下载数(次)
43
论文1v1指导