用传输门VCO和动态PFD设计低功耗CMOS琐相环

• 作者: 袁寿财 郑月明
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 传输门 低功耗 CMOS 电路设计 模拟 Spice 压控震荡器 锁相环
• 年，卷（期）: 2005,（4）
• 页码范围: 775-777
• 页数: 3页
• 分类号: TN432
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2005.04.020

摘要

锁相环(PLL)是VLSI系统的重要单元电路之一,为了实现高速低功耗的CMOS锁相环,用传输门VCO和动态反相器PFD电路设计CMOS锁相环.传输门结构VCO具有高速、低电压和低功耗的特性,而动态反相器PFD具有功耗低和面积小的特点.SPICE模拟表明,当电源电压为2.5 V时,基于0.6 μm CMOS工艺设计的CMOS锁相环电路,工作频率高达1000 MHz,而功耗低于50mW.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	袁寿财	西安交通大学电子与信息工程学院	15	174	7.0	13.0
2	郑月明	西安交通大学电子与信息工程学院	1	3	1.0	1.0