高频锁相环的可测性设计

• 作者: 周红 陈晓东
• 来源期刊: 微电子学与计算机
• 关键词: 可测性设计 边界扫描 高频 锁相环
• 年，卷（期）: 2005,（8）
• 页码范围: 51-54
• 页数: 4页
• 分类号: TN407
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2005.08.013

摘要

文章针对一款应用于大规模数字集成电路的CMOS高频锁相环进行了可测性设计,详细讨论了最高输出频率、输出频率范围和锁定时间等参数的测试.分别给出了边界扫描测试和分频器测试两种测试方案,并对两种方案进行了比较,指出了各自的适用范围.对于选用的边界扫描方法,给出了详尽的测试电路图,并进行了电路仿真,仿真结果表明该方法有效可行.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈晓东	中国科学院微电子研究所	43	350	10.0	18.0
2	周红	中国科学院微电子研究所	3	80	3.0	3.0