中长帧非规则LDPC码译码器的FPGA实现

• 作者: 王琳 肖旻 范雷
• 来源期刊: 电子工程师
• 学科: 工学
• 关键词: LDPC码 非规则码 FPGA实现
• 年，卷（期）: 2006,（8）
• 所属期刊栏目: 通信技术
• 页码范围: 21-24
• 页数: 4页
• 分类号: TN91
• 字数: 2996字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-4888.2006.08.007

摘要

LDPC(低密度奇偶校验码)是一种优秀的线性分组码,是目前距香农限最近的一类纠错编码.与Turbo码相比,LDPC码能得到更高的译码速度和更好的误码率性能,从而被认为是下一代通信系统和磁盘存储系统中备选的纠错编码.简要介绍了适于硬件实现的LDPC码译码算法,并基于软判决译码规则,使用Verilog硬件描述语言,在Xilinx Virtex2 6000 FPGA上实现了码率为1/2、帧长504bit的非规则LDPC码译码器.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王琳	厦门大学电子工程系	99	468	10.0	15.0
2	范雷	厦门大学电子工程系	2	12	2.0	2.0
3	肖旻	厦门大学电子工程系	6	29	4.0	5.0