时钟数字平滑技术在FPGA中的设计

• 作者: 杨万全 杨晓莹
• 来源期刊: 实验科学与技术
• 学科: 工学
• 关键词: 数字平滑 PLLs DRAM 时钟切换
• 年，卷（期）: 2006,（2）
• 所属期刊栏目: 实验技术
• 页码范围: 13-15
• 页数: 3页
• 分类号: TN7
• 字数: 2056字
• 语种: 中文
• DOI: 10.3969/j.issn.1672-4550.2006.02.005

摘要

时钟平滑技术是复分接系统中关键的接口技术,传统设计中锁相环部分使用FPGA外围芯片电路实现,占用硬件空间,成本高,又由于是模拟电路而调试复杂.该文提出了一种不使用任何外围电路而用FPGA内部逻辑实现对基群信号非均匀数据和时钟的平滑处理技术,并例举实例,论述设计中的参数设置和时钟切换技巧.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨万全		32	248	9.0	15.0
2	杨晓莹		1	2	1.0	1.0