一种新型低峰值功耗的BIST设计研究

• 作者: 刘伟 刘建军 康跃明
• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: 内建自测试 可测性设计 低峰值功耗 片上系统
• 年，卷（期）: 2007,（9）
• 所属期刊栏目: 封装、组装与测试
• 页码范围: 4-7,33
• 页数: 5页
• 分类号: TN407
• 字数: 3674字
• 语种: 中文
• DOI: 10.3969/j.issn.1681-1070.2007.09.002

摘要

随着手持设备的兴起和芯片对晶片测试的要求越来越高,内建自测试的功耗问题引起了越来越多人的关注.文章对目前内建自测试的可测性设计技术进行了分析,并提出了折叠种子优化降低节点峰值功耗的模型,通过调整种子结构和测试向量的相关性的办法来避免过高的SoC测试峰值功耗.采取了屏蔽无效测试模式生成、提高应用测试向量之间的相关性以及并行加载向量等综合手段来控制测试应用,使得测试时测试向量的输入跳变显著降低,从而大幅度降低节点的峰值功耗.实验结果表明,该方案可以有效地避免BIST并行执行可能带来的过高峰值功耗.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘建军	桂林电子科技大学计算机辅助测试教研室	7	0	0.0	0.0
2	刘伟	桂林电子科技大学计算机辅助测试教研室	10	21	2.0	4.0
3	康跃明	桂林电子科技大学计算机辅助测试教研室	2	0	0.0	0.0