FPGA芯片中边界扫描电路的设计实现

• 作者: 于薇 孙承绶 来金梅 童家榕
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: 边界扫描 现场可编程门阵列 时钟偏差 板级测试
• 年，卷（期）: 2007,（13）
• 所属期刊栏目: 工程应用技术与实现
• 页码范围: 251-254
• 页数: 4页
• 分类号: TP368.2
• 字数: 3818字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2007.13.086

摘要

应用在FPGA芯片中的边界扫描电路侧重于电路板级测试,兼顾芯片功能测试,同时提供JTAG下载方式.FPGA芯片的规模越来越大,引脚数目越来越多,边界扫描单元也随之相应增加.在此情况下,边界扫描电路设计时为了避免移入错误数据,对时钟偏差提出了很高的要求.同时,由于扫描链包含大量的边界扫描单元,在板级测试时,大大降低了有效测试速率.针对这两个问题,提出了对边界扫描单元的改进方式,改进后的边界扫描电路不仅可实现测试、编程功能,而且大大提高了电路抗竞争能力,保证电路正常工作.改进后的电路使边界扫描寄存器链的长度可以改变,使有效测试速率提高了20倍左右.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	童家榕	复旦大学专用集成电路国家重点实验室	56	284	9.0	13.0
2	来金梅	复旦大学专用集成电路国家重点实验室	68	322	9.0	13.0
3	孙承绶	复旦大学专用集成电路国家重点实验室	18	85	6.0	9.0
4	于薇	复旦大学专用集成电路国家重点实验室	4	27	2.0	4.0