基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
流水化的指令缓冲存储器通常被用于高频率处理器中,以提高取指带宽.然而,在以往的研究工作中,对流水化指令缓冲存储器的泄漏功耗问题关注较少.在工作中发现流水化的指令缓冲存储器较之传统的指令缓冲存储器能够更好地提供降低泄漏功耗的机会.通过这一观察,提出根据取指地址的要求来动态管理指令缓冲存储器中行的活动--仅仅使需要访问的行处于正常活动状态,而其他行均被控制在低电压模式下,从而大幅度降低这些行的泄漏功耗.通过模拟评测发现,该方法使流水化的指令缓冲存储器的泄漏功耗降低了77.3%,而处理器的性能损失仅为0.32%.
推荐文章
高速缓冲存储器的设计与实现
32位嵌入式CPU
高速缓存
基本结构
全定制
电路和版图设计
一种低功耗异步FIFO存储器的设计
异步FIFO,格雷码
门控时钟
动态功耗
计算机高速缓冲存储器体系结构分析
高速缓冲存储器
Cache
体系结构
一致性
普林斯顿和哈佛结构
一种低功耗指令 Cac he的设计与实现
Cache
低功耗
分支预测
标志预访问
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种降低流水化指令缓冲存储器泄漏功耗的设计方法
来源期刊 北京大学学报(自然科学版) 学科 工学
关键词 泄漏功耗 流水化指令缓冲存储器 动态电压调节
年,卷(期) 2008,(1) 所属期刊栏目 研究论文
研究方向 页码范围 55-61
页数 7页 分类号 TP33
字数 1319字 语种 中文
DOI 10.3321/j.issn:0479-8023.2008.01.012
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 程旭 北京大学微处理器研究开发中心 85 436 11.0 16.0
2 佟冬 北京大学微处理器研究开发中心 51 284 8.0 14.0
3 王箫音 北京大学微处理器研究开发中心 7 11 2.0 2.0
4 孙含欣 北京大学微处理器研究开发中心 4 7 1.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (4)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
1997(1)
  • 参考文献(1)
  • 二级参考文献(0)
2001(2)
  • 参考文献(2)
  • 二级参考文献(0)
2003(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2015(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
泄漏功耗
流水化指令缓冲存储器
动态电压调节
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
北京大学学报(自然科学版)
双月刊
0479-8023
11-2442/N
16开
北京海淀北京大学校内
2-89
1955
chi
出版文献量(篇)
3152
总下载数(次)
8
总被引数(次)
52842
相关基金
国家高技术研究发展计划(863计划)
英文译名:The National High Technology Research and Development Program of China
官方网址:http://www.863.org.cn
项目类型:重点项目
学科类型:信息技术
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导