用一种新型FPGA逻辑单元实现乘法器

• 作者: 张正平 徐昊 李绪诚 陆安江 龙飞
• 来源期刊: 重庆工学院学报（自然科学版）
• 学科: 工学
• 关键词: FPGA 逻辑单元 进位链 乘法器
• 年，卷（期）: 2008,（5）
• 所属期刊栏目: 信息·电子·计算机
• 页码范围: 77-79,98
• 页数: 4页
• 分类号: TN402
• 字数: 1590字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-8425-B.2008.05.019

摘要

提出了一种基于改进进位链的FPGA逻辑单元结构,并用4×4二进制乘法器进行了验证.仿真实验表明,新型逻辑单元结构具有较高性能,实现乘法器只需要18个逻辑单元,而CyclonII器件需要39个逻辑单元,因此新型的逻辑单元性能明显优于目前商用的FPGA.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李绪诚	贵州大学电子科学与信息技术学院	22	72	5.0	8.0
2	陆安江	贵州大学电子科学与信息技术学院	61	169	8.0	10.0
3	张正平	贵州大学电子科学与信息技术学院	95	328	9.0	14.0
4	龙飞	贵州民族学院数学与计算机学院	16	21	3.0	4.0
5	徐昊		2	6	1.0	2.0