响应曲面法在叠层封装结构优化中的应用

• 作者: 冷雪松 周喜 李莉 马亚辉
• 来源期刊: 现代表面贴装资讯
• 学科: 工学
• 关键词: 响应曲面法 叠层芯片封装 热应力
• 年，卷（期）: 2009,（6）
• 页码范围: 49-52
• 页数: 4页
• 分类号: TN305.94

摘要

本文对八层叠层CSP封装器件进行热应力分析。结果表明，热应力集中出现在上层芯片（die8）、die7的悬置端和底层芯片（die1）与粘结剂的边角处。进一步，采用响应曲面法（RSM）与有限元分析相结合的方法研究die8、die7、die1和粘结剂厚度对器件热应力的影响。应用响应曲面法优化芯片和粘结剂的厚度以得到最小VonMises应力，其结果为106．87Mpa。与初始设计时的应力值143．9Mpa相比减小了25．7％。应力减小有助于提高封装产品的可靠性。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李莉	桂林电子科技大学机电工程学院	9	30	3.0	5.0
2	冷雪松	桂林电子科技大学机电工程学院	10	13	2.0	3.0
3	周喜	桂林电子科技大学机电工程学院	3	8	1.0	2.0
4	马亚辉	桂林电子科技大学机电工程学院	3	2	1.0	1.0