基于FPGA的Turbo码译码器的设计

• 作者: 李霞 王正彦
• 来源期刊: 信息与电子工程
• 学科: 工学
• 关键词: Turbo码 现场可编程门阵列 Max-Log-MAP算法 Verilog语言
• 年，卷（期）: 2010,（2）
• 所属期刊栏目: 信号与信息处理
• 页码范围: 201-206
• 分类号: TN911.72
• 字数: 3540字
• 语种: 中文
• DOI: 10.3969/j.issn.1672-2892.2010.02.016

摘要

介绍了一种基于现场可编程门阵列(FPGA)的Turbo码译码器的完整的设计方案和设计结果,采用Max-Log-MAP译码算法,用Verilog语言编程,提出了正序运算和逆序运算同时进行,以及采用数组型存储器存储中间运算结果的方案,使译码速度得到提高.文中给出了Turbo码译码原理、Max-Log-MAP算法分析、基于FPGA的设计方案及实现框图、算法时序图及速度分析、仿真波形图及性能分析,结果表明,该方案正确可行,译码/纠错正确无误,且译码速度快.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李霞	青岛大学自动化工程学院	54	190	8.0	11.0
2	王正彦	青岛大学自动化工程学院	30	93	6.0	8.0