基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
针对DDRⅡ设计中高速信号的完整性和时序匹配问题,使用EDA工具Cadence仿真设计了DDRⅡ存储器的印制板.通过Cadence软件建立DDRⅡ信号拓扑结构、仿真信号的串扰、码间干扰、过冲等与信号质量相关的参数,从仿真波形中可以测量出与信号时序相关的参数,从而计算出信号的时序裕量,并为DDRⅡ信号设置约束进行布线.布线完成后,使用Cadence软件进行板后仿真,验证DDRⅡ信号的完整性和时序关系.并根据仿真结果,总结出部分设计规则.
推荐文章
基于Cadence的DDR源同步时序仿真研究
时序完整性
建立时间
保持时间
飞行时间
缓冲延时
基于Cadence的DDR源同步时序仿真研究
时序完整性
建立时间
保持时间
飞行时间
缓冲延时
基于Cadence_Allegro的高速PCB设计信号完整性分析与仿真
高速PCB设计
信号完整性
反射
串扰
时序
SI分析及仿真
Virtex-7 FPGA DDR3电路的设计与仿真研究
Virtex-7FPGA
DDR3
拓扑
信号完整性
阻抗控制
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于Cadence的DDRⅡ仿真设计
来源期刊 电子科技 学科 工学
关键词 拓扑 仿真 信号完整性 信号质量 时序
年,卷(期) 2010,(8) 所属期刊栏目
研究方向 页码范围 5-8,14
页数 分类号 TN911.72
字数 3555字 语种 中文
DOI 10.3969/j.issn.1007-7820.2010.08.002
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (3)
同被引文献  (5)
二级引证文献  (19)
2010(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2011(1)
  • 引证文献(1)
  • 二级引证文献(0)
2013(1)
  • 引证文献(1)
  • 二级引证文献(0)
2014(3)
  • 引证文献(1)
  • 二级引证文献(2)
2015(1)
  • 引证文献(0)
  • 二级引证文献(1)
2016(4)
  • 引证文献(0)
  • 二级引证文献(4)
2017(1)
  • 引证文献(0)
  • 二级引证文献(1)
2018(6)
  • 引证文献(0)
  • 二级引证文献(6)
2019(4)
  • 引证文献(0)
  • 二级引证文献(4)
2020(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
拓扑
仿真
信号完整性
信号质量
时序
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子科技
月刊
1007-7820
61-1291/TN
大16开
西安电子科技大学
1987
chi
出版文献量(篇)
9344
总下载数(次)
32
总被引数(次)
31437
论文1v1指导