基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
全速测试(at-speed ATPG)是现代电子设计中必需的一个重要环节。然而由于在做ATPG时,时序信息不完整,所以某些全速测试的向量会激活一些实际系统中不需要那么快时钟速度的路径,这样就会使得这些向量在芯片量产测试中无法通过,导致芯片良率的降低,而这些降低却是由测试的失误造成的。本文主要解释了时序例外路径(timing path exception)在全速自动测试向量生成(at-speed ATPG)中的重要性,以及如何使用时序例外防止芯片良率降低的误发生,并且结合工作中的实际项目对旧的处理时序例外的方法和新方法做了比较,结果证明采用新方法可以使测试向量的覆盖率增加,被屏蔽的测试单元减少。
推荐文章
基于扫描的SoC全速测试及应用
片上系统
扫描
全速测试
ARM
基于时序路径的FPGA时序分析技术研究
时序分析技术
时序测试需求
延时计算准则
时序分析方法
基于改进PSO算法的路径软件测试用例生成方法
改进PSO算法
路径测试
软件测试用例生成
基于存储器内建自测试的全速测试设计
存储器内建自测试
流水寄存器
全速测试
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 对全速测试中时序例外路径的处理方法的改进
来源期刊 电子测试 学科 工学
关键词 自动测试向量生成 时序例外路径 全速测试 芯片良率
年,卷(期) 2011,(11) 所属期刊栏目 设计与研发
研究方向 页码范围 13-16
页数 分类号 TP393
字数 3262字 语种 中文
DOI 10.3969/j.issn.1000-8519.2011.11.004
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 韩少锋 1 1 1.0 1.0
2 管成程 青岛港湾职业技术学院电气工程系 15 8 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (5)
共引文献  (7)
参考文献  (5)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
1987(1)
  • 参考文献(0)
  • 二级参考文献(1)
1994(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(1)
  • 参考文献(1)
  • 二级参考文献(0)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(1)
  • 参考文献(0)
  • 二级参考文献(1)
2007(2)
  • 参考文献(2)
  • 二级参考文献(0)
2008(1)
  • 参考文献(0)
  • 二级参考文献(1)
2009(1)
  • 参考文献(1)
  • 二级参考文献(0)
2010(1)
  • 参考文献(1)
  • 二级参考文献(0)
2011(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2017(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
自动测试向量生成
时序例外路径
全速测试
芯片良率
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子测试
半月刊
1000-8519
11-3927/TN
大16开
北京市100098-002信箱
82-870
1994
chi
出版文献量(篇)
19588
总下载数(次)
63
论文1v1指导