低功耗低电源线噪声纳米CMOS全加器

• 作者: 乔飞 田曦 董在望
• 来源期刊: 微处理机
• 学科: 工学
• 关键词: 全加器 低功耗 电源线噪声 纳米CMOS
• 年，卷（期）: 2012,（2）
• 所属期刊栏目: 大规模集成电路设计、制造与应用
• 页码范围: 1-4
• 分类号: TN432
• 字数: 2276字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-2279.2012.02.001

摘要

提出一种低功耗低电源线噪声的纳米CMOS全加器.采用电源门控结构的全加器来降低纳米CMOS电路的漏电功耗,改进了传统互补CMOS全加器的求和电路,减少了所需晶体管的数目,并进一步对休眠晶体管的尺寸和全加器的晶体管尺寸进行了联合优化.用Hspice在45nmCMOS工艺下的电路仿真结果表明,改进后的全加器电路在平均功耗时延积、漏电功耗和电源线噪声等方面取得了很好的效果.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	董在望	清华大学电子工程系	45	288	10.0	14.0
2	乔飞	清华大学电子工程系	19	31	3.0	4.0
3	田曦	清华大学电子工程系	2	6	2.0	2.0