作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
针对FPGA运算速度快,设计灵活的特点,提出了一种新颖的利用可编程逻辑器件FP-GA和硬件描述语言VHDL实现的功能齐全的32位ALU的方法.该ALU具备4种算术运算,9种逻辑运算,4种移位运算以及比较、求补、奇偶校验等共20种运算.采用层次化设计,给出了ALU的主要子模块,各模块均占用了较少的逻辑资源(LE),实现了节省资源与速度提升.通过QuartusⅡ9.1进行编译,Modelsim6.5SE进行仿真,仿真结果与预期结果一致,将设计下载到Altera公司的EP2C35F484C6 FPGA中进行验证,证实了设计的可行性.实验结果表明,采用基于FPGA技术设计运算器灵活易修改,提高了设计效率.
推荐文章
基于FPGA的32位ALU软核设计
FPGA
VHDL
ALU
IP软核
基于FPGA的32位浮点加法器的设计
浮点加法器
TI
流水线
LOD
基于FPGA的32位循环型除法器设计
Verilog HDL
FPGA
循环
除法器
32位单精度浮点乘法器的FPGA实现
浮点乘法器
Booth算法
Wallace树
波形仿真
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于FPGA的32位ALU的设计与实现
来源期刊 信息技术 学科 工学
关键词 ALU FPGA VHDL 逻辑资源 顶层设计
年,卷(期) 2013,(12) 所属期刊栏目 研究与探讨
研究方向 页码范围 121-125
页数 5页 分类号 TP368.1
字数 2379字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 王伟 河北工业大学信息工程学院 50 144 7.0 10.0
2 孔哲 河北工业大学信息工程学院 4 10 3.0 3.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (9)
共引文献  (5)
参考文献  (4)
节点文献
引证文献  (3)
同被引文献  (3)
二级引证文献  (0)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(3)
  • 参考文献(1)
  • 二级参考文献(2)
2007(2)
  • 参考文献(0)
  • 二级参考文献(2)
2008(3)
  • 参考文献(0)
  • 二级参考文献(3)
2009(1)
  • 参考文献(0)
  • 二级参考文献(1)
2010(1)
  • 参考文献(1)
  • 二级参考文献(0)
2011(2)
  • 参考文献(2)
  • 二级参考文献(0)
2013(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2013(1)
  • 引证文献(1)
  • 二级引证文献(0)
2016(2)
  • 引证文献(2)
  • 二级引证文献(0)
研究主题发展历程
节点文献
ALU
FPGA
VHDL
逻辑资源
顶层设计
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
信息技术
月刊
1009-2552
23-1557/TN
大16开
哈尔滨市南岗区黄河路122号
14-36
1977
chi
出版文献量(篇)
11355
总下载数(次)
31
论文1v1指导