基于FPGA的32位并行乘法器的设计与实现

• 作者: 叶新 罗玉平 蒋勇 马晏
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: 乘法器 现场可编程逻辑门阵列 硬件描述语言 Booth算法
• 年，卷（期）: 2005,（23）
• 所属期刊栏目: 开发研究与设计技术
• 页码范围: 222-224
• 页数: 3页
• 分类号: TP332.2
• 字数: 2971字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2005.23.082

摘要

首先分析比较了几种典型的乘法器实现结构,然后采用树型组合方式,对其结构进行了优化,最后在FPGA上设计并实现了一个高性能的32位并行乘法器.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	蒋勇	中国科学技术大学电子科学与技术系	100	1060	19.0	27.0
2	叶新	中国科学技术大学电子科学与技术系	34	142	7.0	9.0
3	罗玉平	中国科学技术大学电子科学与技术系	26	83	6.0	8.0
4	马晏	中国科学技术大学电子科学与技术系	3	11	1.0	3.0