闪存控制器中BCH解码器的VLSI设计

• 作者: 丁明鹏 李继承 郑朝霞 钟建福
• 来源期刊: 华中科技大学学报（自然科学版）
• 学科: 工学
• 关键词: BCH 码 闪存存储器 纠错码 Berlekamp-Massey算法 折叠结构
• 年，卷（期）: 2014,（1）
• 所属期刊栏目: 计算机与控制工程
• 页码范围: 93-97
• 页数: 5页
• 分类号: TN47
• 语种: 中文
• DOI: 10.13245/j.hust.140120

摘要

为满足闪存控制器中BCH 解码器对速度和面积的要求，设计了一种高速小面积BCH（8528，8192，24）解码器，其关键方程电路采用简化的RiBM算法，利用二进制BCH 码的特性简化关键方程电路结构和迭代轮数。使用关键方程电路的可折叠特性和逻辑资源复用，对解码器架构进行了面积优化，结果显示：与传统iBM算法相比，电路的关键路径延时减小了约50％，与RiBM算法相比，关键方程迭代轮数减少了1/2，电路资源减少了约1/3；该系统架构能够在保证吞吐率的前提下减小约70％电路面积。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郑朝霞	华中科技大学光学与电子信息学院	33	235	9.0	13.0
2	丁明鹏	华中科技大学光学与电子信息学院	1	5	1.0	1.0
3	钟建福	华中科技大学光学与电子信息学院	3	15	3.0	3.0
4	李继承	华中科技大学电子与信息工程系	1	5	1.0	1.0