基于异或门自选通的低功耗时钟树综合方案

• 作者: 于忠臣 黄雪晴
• 来源期刊: 中国集成电路
• 关键词: 集成电路 异或门自选通 时钟树综合 低功耗
• 年，卷（期）: 2014,（8）
• 所属期刊栏目: 设计
• 页码范围: 12-15
• 页数: 4页
• 字数: 1830字
• 语种: 中文

摘要

本文介绍一种降低时钟网络功耗的方法.该方法基于电路中寄存器本身的状态值,在采用异或门进行自选通后构建时钟树结构,从而减少时钟信号额外翻转,降低芯片功耗.将该方法应用于一款基于SMIC0.18 μmEflash 2p4m工艺下的非接触式智能卡芯片的物理设计.仿真结果表明,与传统时钟树综合方法相比,芯片功耗降低了10.7％.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	于忠臣	北京工业大学北京市嵌入式系统重点实验室	38	77	4.0	8.0
2	黄雪晴	北京工业大学北京市嵌入式系统重点实验室	1	1	1.0	1.0