基于FPGA的全数字锁相环设计

• 作者: 杨世平 黄保瑞
• 来源期刊: 电子测试
• 关键词: 全数字锁相环 FPGA Verilog
• 年，卷（期）: 2014,（16）
• 所属期刊栏目: 微处理器与可编程控制器
• 页码范围: 33-34
• 页数: 2页
• 字数: 871字
• 语种: 中文

摘要

介绍了全数字锁相环的基本构成，分析了各个模块的工作原理，采用Verilog硬件描述语言进行建模，并运用Xilinx公司的ISE Design Suite 14.3软件进行设计仿真及FPGA的硬件验证。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	黄保瑞	延安大学物电学院	20	62	4.0	7.0
2	杨世平	延安大学物电学院	44	154	7.0	11.0