基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
数字后端设计采用流程化、步骤化设计可以很大程度的提高设计的完整性和可修改性。采用IC Compile工具完成了数字Uart IP的后端设计,该设计主要分为布局、电源规划、时钟树综合、布线等过程。合理的设计了电源网络,电压降仅为1.03%,完成了对三级时钟树的综合设计,时钟树的全局偏差仅为0.06381纳秒,每个过程之后都对时序、拥塞、设计规则违反进行评估,以满足设计要求。
推荐文章
基于FPGA的UART IP核设计与实现
IP核
UART
Verilog HDL
FPGA
基于FPGA的UART IP核设计与实现
通用异步收发器
IP核
FPGA
硬件描述语言
一种基于40 nm CMOS工艺的电流舵DAC IP核设计
数模转换器
分段式电流舵
IP核
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于130nm工艺的Uart IP数字后端设计
来源期刊 集成电路通讯 学科 工学
关键词 UART 数字后端设计 时钟树 布局布线
年,卷(期) 2015,(1) 所属期刊栏目
研究方向 页码范围 13-17
页数 5页 分类号 TN92
字数 语种
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 王丽丽 北方通用电子集团有限公司微电子部 3 0 0.0 0.0
2 陈超 北方通用电子集团有限公司微电子部 2 0 0.0 0.0
3 刘霞 北方通用电子集团有限公司微电子部 3 0 0.0 0.0
4 胡宇航 北方通用电子集团有限公司微电子部 1 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2015(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
UART
数字后端设计
时钟树
布局布线
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
集成电路通讯
季刊
大16开
安徽省蚌埠市06信箱
1983
chi
出版文献量(篇)
868
总下载数(次)
16
总被引数(次)
1121
论文1v1指导