快速锁定的全数字延迟锁相环研究

• 作者: 保慧琴 尹国福
• 来源期刊: 微处理机
• 学科: 工学
• 关键词: 时钟延时 时钟补偿 数字延迟锁相环 宽范围 快速锁定 相位
• 年，卷（期）: 2016,（1）
• 所属期刊栏目: 大规模集成电路设计、制造与应用
• 页码范围: 11-14
• 页数: 4页
• 分类号: TN79
• 字数: 1845字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-2279.2016.01.003

摘要

为了消除芯片内部各模块间的时钟延时，减小时钟相位偏移，设计了一种快速锁定的全数字延迟锁相环结构，只需一次调节过程即可完成输入输出时钟的同步，锁定时间短，噪声不会积累，抗干扰性好。在监测相位差时利用一种新的相位选择方法，配合相应的控制逻辑电路，完成DLL 的快速锁定，通过调整延迟单元的延时、个数及相应控制电路的大小，实现宽范围的相位锁定。SMIC 0．18μm CMOS 工艺下的仿真结果表明，本设计能够在18个周期内完成输入时钟和输出时钟的相位同步，锁定范围是25MHz ～300MHz，最大时间抖动为35ps。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	保慧琴	西北工业大学明德学院	12	7	2.0	2.0
2	尹国福		3	11	2.0	3.0