IC+MOS 组合电路封装漏电机理探讨

• 作者: 何文海 牛社强 胡燕燕
• 来源期刊: 电子工业专用设备
• 学科: 工学
• 关键词: IC+MOSFET组合封装 漏电 芯片缺陷 封装过程 外力损伤
• 年，卷（期）: 2016,（6）
• 页码范围: 16-19,63
• 页数: 5页
• 分类号: TN405
• 字数: 1117字
• 语种: 中文

摘要

通过对IC+MOS 电路组合特点的讨论，重点对MOSFET 晶圆前制程中的缺陷、封装过程的外力损伤缺陷等对封装后产品漏电现象的影响进行了探讨，以期通过制程控制和过程缺陷分析，为MOSFET封装在品质保证上提供保证。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	何文海		9	2	1.0	1.0
2	牛社强		2	0	0.0	0.0
3	胡燕燕		1	0	0.0	0.0