基于Verilog HDL的数字钟系统设计

• 作者: 张赛男
• 来源期刊: 数码世界
• 关键词: 数字钟 Verilog HDL 硬件描述语言
• 年，卷（期）: 2016,（10）
• 所属期刊栏目: 通信与网络
• 页码范围: 76-77
• 页数: 2页
• 字数: 2056字
• 语种: 中文

摘要

数字时钟系统的设计是利用数字电子技术实现的,系统中的功能包括了时针、分针、秒针计时,数字时钟性能上实现了直观性强、准确度高的特点.基于这些优点,数字控制电路中经常把数字钟作为核心部件,对数字钟方面的深入研究是有很大理论价值的.本论文中探讨的是基于Verilog HDL技术设计数字钟,体现了Verilog HDL这种硬件描述语言的移植性高、简单易懂的特点.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张赛男		2	0	0.0	0.0