基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
为了加速容错处理器阵列的降阶重构过程,提出一种基于抽象技术的可重构处理器阵列抽象模型.通过抽象算法从处理器阵列中提取部分物理行,并在物理行之间添加表示通信关系的带权边,从而构成一个抽象阵列.仿真实验结果表明,在低故障率下,抽象阵列的规模与 原始处理器阵列相比减少90%,降低了容错处理器阵列重构的复杂度.
推荐文章
可重构处理器阵列的系统级建模研究
粗粒度可重构体系结构
处理器阵列
SystemC事务级建模
基于容错技术的处理器设计
处理器
容错
三模块冗余
校正器
检查点
可重构阵列处理器Harris算法并行化实现
Harris算法
可重构阵列处理器
并行性
基于动态可重构技术的阵列型处理器设计
可重构阵列处理器
并行计算
SIMD
数字信号处理
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 容错处理器阵列的重构抽象模型
来源期刊 桂林电子科技大学学报 学科 工学
关键词 超大规模集成处理器阵列 降阶重构 容错 抽象技术
年,卷(期) 2017,(1) 所属期刊栏目
研究方向 页码范围 36-39
页数 4页 分类号 TP301.6
字数 2824字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 钱俊彦 桂林电子科技大学计算机与信息安全学院 86 238 9.0 10.0
2 白章顺 桂林电子科技大学计算机与信息安全学院 1 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (9)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1989(1)
  • 参考文献(1)
  • 二级参考文献(0)
1992(1)
  • 参考文献(1)
  • 二级参考文献(0)
2000(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2013(1)
  • 参考文献(1)
  • 二级参考文献(0)
2014(3)
  • 参考文献(3)
  • 二级参考文献(0)
2015(1)
  • 参考文献(1)
  • 二级参考文献(0)
2017(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
超大规模集成处理器阵列
降阶重构
容错
抽象技术
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
桂林电子科技大学学报
双月刊
1673-808X
45-1351/TN
大16开
广西桂林市金鸡路1号
1981
chi
出版文献量(篇)
2598
总下载数(次)
1
总被引数(次)
11679
相关基金
国家自然科学基金
英文译名:the National Natural Science Foundation of China
官方网址:http://www.nsfc.gov.cn/
项目类型:青年科学基金项目(面上项目)
学科类型:数理科学
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导