作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
本文介绍了如何应用ECID信息,通过VB代码尽早将潜在问题芯片剔除,从而降低半导体测试成本并提高测试效率的方法.
推荐文章
基于嵌入式结构半导体芯片信息测试系统平台设计
嵌入式结构
半导体芯片
信息测试
工具集模块
半导体芯片PCM测试技术的应用研究
半导体制造
PCM测试机
测试精度
测试效率
软件测试过程中的参与方关系分析
博弈论
贝叶斯纳什均衡
软件测试过程
半导体桥芯片性能影响因素的研究
半导体桥
瞎火
性能
影响因素
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 通过ECID实现在半导体测试过程中剔除潜在问题芯片
来源期刊 中国集成电路 学科
关键词 ECID VB J750 半导体测试
年,卷(期) 2017,(10) 所属期刊栏目 测试
研究方向 页码范围 67-69
页数 3页 分类号
字数 1572字 语种 中文
DOI 10.3969/j.issn.1681-5289.2017.10.015
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 武晓捷 2 1 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2017(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
ECID
VB
J750
半导体测试
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
中国集成电路
月刊
1681-5289
11-5209/TN
大16开
北京朝阳区将台西路18号5号楼816室
1994
chi
出版文献量(篇)
4772
总下载数(次)
6
总被引数(次)
7210
论文1v1指导