借助于网络搜索的26～41 GHz的锁相环设计

• 作者: 段誉 田怡博 耿新林
• 来源期刊: 电子产品世界
• 关键词: 锁相环 宽带 高频
• 年，卷（期）: 2019,（2）
• 所属期刊栏目: 设计应用
• 页码范围: 81-83
• 页数: 3页
• 字数: 2007字
• 语种: 中文

摘要

本文基于TSMC 65 nm工艺设计出了一个高频宽带PLL,其中VCO模块采用双VCO架构、鉴频鉴相模块采用三态鉴频鉴相器与电荷泵架构、环路滤波器采用二阶低通无源滤波器、分频器模块采用整数N型架构.整个锁相环输出信号分辨率为100 MHz,工作范围覆盖26 GHz-41 GHz,且在28 GHz相位噪声为-124.2 dBc/Hz@10 MHz.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	耿新林	电子科技大学电子科学与工程学院	1	1	1.0	1.0
2	田怡博	电子科技大学电子科学与工程学院	1	1	1.0	1.0
3	段誉	电子科技大学电子科学与工程学院	1	1	1.0	1.0