原文服务方: 微电子学与计算机       
摘要:
环路滤波器是全数字锁相环中重要的模块,对环路的许多性能都有着重要的影响.为了加快锁定时间的同时降低带内噪声,本文提出了一种适用Ⅱ型全数字锁相环的自适应环路滤波算法.该算法预先选择多组对应带宽由大到小的环路滤波参数.在跟踪过程中,根据环路的状态依次在特定的时刻切换参数,并对因切换导致频率控制字跳变进行补偿.本文首先证明了自适环路滤波器的可行性,然后给出了算法的实现流程,最后采用Verilog-A语言在HSPICE中对上述算法进行了仿真实验.实验结果表明采用本文提出的自适应环路滤波,ADPLL锁定时间仅仅略大干第一组参数对应的锁定时间,而其锁定后的相位噪声与最后一组参数的相同.
推荐文章
基于DSP Builder的带宽自适应全数字锁相环的设计与实现
DSP Builder
带宽自适应
PI控制
全数字锁相环
基于自适应比例积分控制的全数字锁相环
全数字锁相环
自适应
比例积分控制
电子设计自动化
现场可编程门阵列
基于PI控制的全数字锁相环设计
比列积分控制
全数字锁相环
超高速集成电路硬件描述语言
现场可编程门阵列
全数字锁相环的设计及分析
全数字锁相环
FPGA
VHDL
数学模型
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于自适应环路滤波算法的全数字锁相环设计与分析
来源期刊 微电子学与计算机 学科
关键词 数字环路滤波器 锁定时间 相位噪声 全数字锁相环
年,卷(期) 2020,(9) 所属期刊栏目
研究方向 页码范围 62-67,72
页数 7页 分类号 TN402
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 杨宏 6 44 2.0 6.0
2 周郭飞 3 0 0.0 0.0
3 杨延峰 1 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (4)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2003(1)
  • 参考文献(1)
  • 二级参考文献(0)
2004(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2007(1)
  • 参考文献(1)
  • 二级参考文献(0)
2020(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
数字环路滤波器
锁定时间
相位噪声
全数字锁相环
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
论文1v1指导