基于FPGA的DDR2 SDRAM控制器设计

• 作者: 钱素琴 刘晶华
• 来源期刊: 电子测试
• 关键词: FPGA DDR2 SDRAM IP 核
• 年，卷（期）: 2021,（11）
• 所属期刊栏目: 设计与研发|Design and development
• 页码范围: 9-12
• 页数: 4页
• 语种: 中文
• DOI: 10.3969/j.issn.1000-8519.2021.11.002

摘要

基于高速数据传输与存储的数据采集记录仪对缓存模块高性能的需求,选择了读写速度快、低成本、大容量、运行稳定的DDR2 SDRAM作为本地存储器,在其存储寻址原理和IP核的读写控制逻辑的基础上,借助硬件描述语言设计了一个DDR2存储控制器方案.在Intel的FPGA Cyclone Ⅳ系列开发板上进行了整体方案的功能验证,完成了用户接口和控制器之间的多数据宽度、多突发长度的高效数据传输和读写操作,在166.7MHz时钟频率下实现了稳定读写的目标.