基于CPLD的自动变模全数字锁相环设计及仿真

• 作者: 赵林 方益民
• 来源期刊: 计算机仿真
• 学科: 工学
• 关键词: 数字锁相环 自动变模 可编程逻辑器件 状态机 锁相精度
• 年，卷（期）: 2022,（1）
• 所属期刊栏目: 仿真应用研究
• 页码范围: 279-282
• 页数: 4页
• 分类号: TP391.9
• 语种: 中文
• DOI: 10.3969/j.issn.1006-9348.2022.01.059

摘要

针对传统方法设计的全数字锁相环存在锁相精度不高、锁相速度慢等问题,提出一种基于CPLD实现的新型自动变模全数字锁相环.它可以根据相位误差的大小自动控制数字滤波器的模值,减少在捕捉过程中因相位调整频繁而产生的相位抖动,而设计的基于状态机的数控振荡器可以通过先"粗调"再"精调"来提高锁相精度以及锁定速度.新型锁相环利用QuartusII对Verilog代码编辑综合,并用Modelsim进行了仿真.仿真结果表明,上述锁相环具有抗干扰能力强、动态响应快、锁相精度高的特点,适用于多种应用领域如数字通信、测量和工业控制中.