作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
推荐文章
一种组合电路内建自测试的改进方法
伪随机测试序列
内建白测试
D算法
用内建自测试(BIST)方法测试IP核
IP核
内建自测试BIST
测试外壳(wrapper)
基于软件内建自测试模板内容的研究
内建自测试
可测性设计
程序流程
基于存储器内建自测试的全速测试设计
存储器内建自测试
流水寄存器
全速测试
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 VLSI阵列的自测试方法
来源期刊 科学技术译文集 学科 工学
关键词 VLSI 集成电路 阵列 自测试 计算机
年,卷(期) 1994,(1) 所属期刊栏目
研究方向 页码范围 69-85
页数 17页 分类号 TN47
字数 语种
DOI
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1994(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
VLSI
集成电路
阵列
自测试
计算机
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
科学技术译文集
季刊
南京市太平门外板仓村78号
出版文献量(篇)
214
总下载数(次)
1
总被引数(次)
0
论文1v1指导