3-D叠层芯片封装技术

• 作者: 王洋
• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: 3-D 叠层封装 互连
• 年，卷（期）: 2002,（4）
• 所属期刊栏目: 综述
• 页码范围: 18-21
• 页数: 4页
• 分类号: TN305.94
• 字数: 4329字
• 语种: 中文
• DOI: 10.3969/j.issn.1681-1070.2002.04.006

摘要

超大规模集成电路(ⅥSI)技术的不断革新要求IC产品和其它系统元素之间的互连数目不断增长,而且互连线要短,电信号线仍将维持大容量和高速度.为了跟上IC对封装的速度和密度增长的要求,需要更多地使用薄膜多芯片组件.这里推荐一种既能满足将来的要求又能突破先前已有方法的局限性的3-D叠层技术.