基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
本文介绍了采用FPGA设计BCH(31,21)码的译码器的方法,译码器能对BCH(31,21)码进行译码和纠正低于或等于2位的随机错误,并给出了在MAX+PLUsⅡ软件平台下的仿真结果.
推荐文章
BCH纠错码在FPGA上的实现
BCH码 FPGA VHDL语言 EDA技术
基于FPGA的Turbo码译码器的设计
Turbo码
现场可编程门阵列
Max-Log-MAP算法
Verilog语言
基于FPGA的Golay码编译码器
现场可编程门阵列
Golay 码编译码器
仿真
实现
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于FPGA的BCH(31,21)码译码器的设计
来源期刊 沈阳航空工业学院学报 学科 工学
关键词 FPGA BCH(31,21) 译码器
年,卷(期) 2003,(4) 所属期刊栏目
研究方向 页码范围 41-42
页数 2页 分类号 TN919.3+2
字数 859字 语种 中文
DOI 10.3969/j.issn.2095-1248.2003.04.015
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 孙延鹏 沈阳航空工业学院电子工程系 49 138 7.0 9.0
2 李轩 沈阳航空工业学院电子工程系 34 101 6.0 8.0
3 王丽 中油辽宁销售分公司信息中心 1 6 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (6)
同被引文献  (0)
二级引证文献  (3)
2003(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2006(1)
  • 引证文献(1)
  • 二级引证文献(0)
2007(1)
  • 引证文献(1)
  • 二级引证文献(0)
2008(2)
  • 引证文献(1)
  • 二级引证文献(1)
2009(1)
  • 引证文献(1)
  • 二级引证文献(0)
2010(2)
  • 引证文献(1)
  • 二级引证文献(1)
2014(1)
  • 引证文献(0)
  • 二级引证文献(1)
2016(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
FPGA
BCH(31,21)
译码器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
沈阳航空航天大学学报
双月刊
2095-1248
21-1576/V
大16开
辽宁省沈阳市沈北新区道义南大街37号
1984
chi
出版文献量(篇)
2881
总下载数(次)
10
总被引数(次)
11933
论文1v1指导