环境与静电对集成电路封装过程的影响

• 作者: 杨恩江
• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: 环境因素 静电防护 封装
• 年，卷（期）: 2003,（1）
• 所属期刊栏目: 封装、组装、测试
• 页码范围: 43-48,59
• 页数: 7页
• 分类号: TN305.94
• 字数: 5508字
• 语种: 中文
• DOI: 10.3969/j.issn.1681-1070.2003.01.011

摘要

本文主要叙述了半导体集成电路在封装过程中,环境因素和静电因素对IC封装方面的影响,同时对封装工艺中提高封装成品率也作了一点探讨.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨恩江	天水永红器材厂技术处	5	7	1.0	2.0