基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
对基于阵列乘法器、修正布斯算法(MBA)乘法器、华莱士(WT)乘法器和MBA-WT混合乘法器的四种架构的32位乘法器性能进行了比较,在选择乘法器时,应根据实际应用,从面积、速度、功耗等角度权衡考虑.
推荐文章
DSP专用高速乘法器的设计
乘法器
Booth编码算法
Wallace树形结构
快速超前进位加法器
基于Verilog HDL设计实现的乘法器性能研究
Verilog HDL
改进Booth算法
乘法器
定点符号高速乘法器的设计与FPGA实现
乘法器
FPGA
修正布斯算法
华莱士树
42压缩器
高速双域乘法器设计及其应用
双域乘法器
双域模乘
Booth编码
双域4-2压缩器
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 高速乘法器的性能比较
来源期刊 电子器件 学科 工学
关键词 乘法器 修正布斯算法 华莱士树 保存进位加法器 4:2压缩器
年,卷(期) 2003,(1) 所属期刊栏目
研究方向 页码范围 42-45
页数 4页 分类号 TP342
字数 2010字 语种 中文
DOI 10.3969/j.issn.1005-9490.2003.01.011
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 吴金 东南大学微电子中心 47 437 13.0 19.0
2 魏同立 东南大学微电子中心 87 942 17.0 26.0
3 常昌远 东南大学微电子中心 50 471 14.0 19.0
4 应征 东南大学微电子中心 4 57 4.0 4.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (3)
节点文献
引证文献  (17)
同被引文献  (6)
二级引证文献  (12)
1993(1)
  • 参考文献(1)
  • 二级参考文献(0)
1995(1)
  • 参考文献(1)
  • 二级参考文献(0)
1996(1)
  • 参考文献(1)
  • 二级参考文献(0)
2003(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2004(2)
  • 引证文献(2)
  • 二级引证文献(0)
2005(2)
  • 引证文献(2)
  • 二级引证文献(0)
2006(2)
  • 引证文献(1)
  • 二级引证文献(1)
2007(8)
  • 引证文献(5)
  • 二级引证文献(3)
2008(1)
  • 引证文献(1)
  • 二级引证文献(0)
2009(4)
  • 引证文献(1)
  • 二级引证文献(3)
2010(4)
  • 引证文献(3)
  • 二级引证文献(1)
2011(2)
  • 引证文献(0)
  • 二级引证文献(2)
2012(1)
  • 引证文献(1)
  • 二级引证文献(0)
2013(1)
  • 引证文献(0)
  • 二级引证文献(1)
2015(1)
  • 引证文献(1)
  • 二级引证文献(0)
2017(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
乘法器
修正布斯算法
华莱士树
保存进位加法器
4:2压缩器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子器件
双月刊
1005-9490
32-1416/TN
大16开
南京市四牌楼2号
1978
chi
出版文献量(篇)
5460
总下载数(次)
21
总被引数(次)
27643
论文1v1指导