Viterbi译码中的路径度量存储管理

• 作者: 苏广川 鄂炜
• 来源期刊: 无线电工程
• 学科: 工学
• 关键词: 卷积码 Viterbi译码 路径度量存储 ACS FPGA 实现
• 年，卷（期）: 2003,（4）
• 所属期刊栏目: 设计与应用
• 页码范围: 30-32
• 页数: 3页
• 分类号: TN76
• 字数: 2345字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-3106.2003.04.010

摘要

大约束度卷积码的Viterbi译码器硬件复杂度大,限制了其速度.该文分析了Viterbi译码器的结构,从路径度量存储管理着手,合理地组织了存储器结构,简化了ACS和度量存储器之间的接口电路.提高了译码速率,使译码器便于FPGA实现.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	苏广川	北京理工大学电子工程系	42	316	10.0	16.0
2	鄂炜	北京理工大学电子工程系	2	14	2.0	2.0