通信系统中卷积码编码器的VHDL实现

• 作者: 吕翊 蒋青
• 来源期刊: 实验科学与技术
• 学科: 工学
• 关键词: 差错控制 卷积码编码器 VHDL
• 年，卷（期）: 2004,（4）
• 所属期刊栏目: 计算机及网络技术应用
• 页码范围: 41-44
• 页数: 4页
• 分类号: TN764
• 字数: 2618字
• 语种: 中文
• DOI: 10.3969/j.issn.1672-4550.2004.04.013

摘要

在通信领域,差错控制技术能有效地改善通信系统的传输性能.在介绍卷积码的基本原理基础上,利用VHDL(超高速集成电路硬件描述语言)实现了(2,1,N)卷积编码器的硬件设计.结果表明,该方法具有设计简单、快速、高效和实时性好等特点.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	蒋青		76	276	10.0	12.0
2	吕翊		43	204	9.0	13.0