系统集成芯片边界扫描测试技术研究

• 作者: 刘清 徐智穹
• 来源期刊: 武汉理工大学学报(交通科学与工程版)
• 学科: 工学
• 关键词: 边界扫描 JTAG 芯片 测试
• 年，卷（期）: 2004,（3）
• 页码范围: 345-348
• 页数: 4页
• 分类号: TP368.1|TN407
• 字数: 3555字
• 语种: 中文
• DOI: 10.3963/j.issn.2095-3844.2004.03.009

摘要

随着大规模集成电路芯片集成度的不断提高,芯片上器件的布局日益复杂和紧凑,器件的引脚更加密集,给电路的安装测试带来了很大难度,于是出现了在进行芯片设计时就考虑电路的测试问题,即可测试性设计.文中分析了可测试性设计中的一种采用JTAG1149.1标准的重要测试方法:边界扫描技术.基于对某一EEPROM芯片的测试工作,对该技术的主要原理、应用方法、软件使用、测试范围和步骤做了重点论述.在对EEPROM芯片测试时,采用的测试软件为OnTAP,选用的是Altera公司的Byte Blaster MV下载线,并给出了测试EEPROM芯片当前状态的DTS代码.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘清	武汉理工大学自动化学院	146	1419	19.0	30.0
2	徐智穹	武汉理工大学自动化学院	5	118	3.0	5.0