SOC可测试性设计与测试技术

• 作者: 李晓维 胡瑜 韩银和
• 来源期刊: 计算机研究与发展
• 学科: 工学
• 关键词: 芯片系统 可测试性设计 测试资源划分 测试资源优化
• 年，卷（期）: 2005,（1）
• 所属期刊栏目: 研究热点
• 页码范围: 153-162
• 页数: 10页
• 分类号: TP391.76
• 字数: 7736字
• 语种: 中文

摘要

超深亚微米工艺和基于芯核的设计给芯片系统(system-on-a-chip,SOC)测试带来了新的问题.对SOC可测试性设计与测试技术的国际研究现状及进展进行了广泛而深入的综述.从芯核级综述了数字逻辑、模拟电路、存储器、处理器4类芯核的可测试性设计与测试技术,从系统级综述了测试激励、测试响应和测试访问机制等SOC测试资源的设计以及压缩/解压缩与测试调度等测试资源划分、优化技术,并介绍了2个标准化组织开展的SOC测试标准工作.最后,展望了SOC测试未来的发展方向.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	韩银和	中国科学院计算技术研究所信息网络室	48	573	12.0	22.0
5	李晓维	中国科学院计算技术研究所信息网络室	127	1467	20.0	32.0
9	胡瑜	中国科学院计算技术研究所信息网络室	22	220	7.0	14.0