叠层CSP封装工艺仿真中的有限元应力分析

• 作者: 刘彪 林天辉 王明湘
• 来源期刊: 电子工业专用设备
• 学科: 工学
• 关键词: 热应力分析 叠层芯片尺寸封装 有限元分析 分布应力 工艺仿真
• 年，卷（期）: 2005,（11）
• 所属期刊栏目: 封装技术与设备
• 页码范围: 49-54
• 页数: 6页
• 分类号: TN305.94
• 字数: 365字
• 语种: 中文
• DOI: 10.3969/j.issn.1004-4507.2005.11.015

摘要

叠层CSP封装已日益成为实现高密度、三维封装的重要方法.在叠层CSP封装工艺中,封装体将承受多次热载荷.因此,如果封装材料之间的热错配过大,在芯片封装完成之前,热应力就会引起芯片开裂和分层.详细地研究了一种典型四层芯片叠层CSP封装产品的封装工艺流程对芯片开裂和分层问题的影响.采用有限元的方法分别分析了含有高温过程的主要封装工艺中产生的热应力对芯片开裂和分层问题的影响,这些封装工艺主要包括第一层芯片粘和剂固化、第二、三、四层芯片粘和剂固化和后成模固化.在模拟计算中发现:(1)比较三步工艺固化工艺对叠层CSP封装可靠性的影响,第二步固化工艺是最可能发生失效危险的;(2)经过第一、二步固化工艺,封装体中发现了明显的应力分布特点,而在第三步固化工艺中则不明显.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王明湘	苏州大学电子信息学院	13	29	4.0	5.0
2	刘彪	苏州大学电子信息学院	4	10	2.0	3.0