基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
超深亚微米下SoC芯片的物理设计面临很多挑战性的难题,如果仅使用传统芯片设计流程,耗时长且难以达到设计收敛,必须探索新的设计方法学来加速设计进程.以一块0.18 μm工艺下200 万门的无线数据传输芯片为例,应对超深亚微米下新的设计挑战,论述了在布局规划、电压降、信号完整性、可制造性设计等方面的解决方案,提出了设计方法学上的改进,提高了后端设计的效率和质量.
推荐文章
一种深亚微米复杂芯片物理设计的时序收敛方法
深亚微米
时序收敛
连线延时
串扰效应
百万门系统级芯片的后端设计
时钟树
串扰
时序分析
时序优化
深亚微米芯片设计中相位噪声的讨论
相位噪声
深亚微米
超大规模集成电路设计
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 超深亚微米下百万门级系统级芯片的物理设计方案
来源期刊 复旦学报(自然科学版) 学科 工学
关键词 超深亚微米 系统级芯片 物理设计 设计收敛
年,卷(期) 2006,(1) 所属期刊栏目
研究方向 页码范围 26-29
页数 4页 分类号 TN402
字数 3645字 语种 中文
DOI 10.3969/j.issn.0427-7104.2006.01.006
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 闵昊 复旦大学专用集成电路与系统国家重点实验室 108 1103 18.0 27.0
2 曾璇 复旦大学专用集成电路与系统国家重点实验室 34 66 4.0 6.0
3 曾宏 复旦大学专用集成电路与系统国家重点实验室 2 10 1.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (2)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2003(1)
  • 参考文献(1)
  • 二级参考文献(0)
2004(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
超深亚微米
系统级芯片
物理设计
设计收敛
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
复旦学报(自然科学版)
双月刊
0427-7104
31-1330/N
16开
上海市邯郸路220号
4-193
1955
chi
出版文献量(篇)
2978
总下载数(次)
5
总被引数(次)
22578
论文1v1指导