基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
考虑到浮点运算在图形处理中的重要作用,依据速度和面积的优化原理,文章从两个方面对FAU结构中最复杂的双精度浮点加法进行了研究.其一:在结构上采用了三条相互并行的主线,设计了一种尽可能并行处理的三级浮点流水结构,极大地提高了运算的速度,节约了芯片资源;其二:对结构中制约浮点加法速度的关键运算--尾加和移位操作进行了创新设计与实现,并就设计的先进性和高速性与传统设计进行了参数比较和综合分析.
推荐文章
浮点加法器的VHDL算法设计
加法器
算法
结构映射
进位链路
单精度浮点加法器的FPGA实现
IEEE754
单精度浮点
加法运算
FPGA
一种快速浮点加法器的设计与优化方法
浮点加法器
PN编码
四舍五入
并行前缀加法器
一种高速浮点加法器的设计实现
浮点加法器
进位链
优化
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 并行浮点加法器架构与核心算法的研究
来源期刊 计算机工程与应用 学科 工学
关键词 核心算法 浮点加法器 并行 FAU
年,卷(期) 2006,(17) 所属期刊栏目 学术探讨
研究方向 页码范围 53-55,75
页数 4页 分类号 TP33
字数 2663字 语种 中文
DOI 10.3321/j.issn:1002-8331.2006.17.017
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 于伦正 12 81 6.0 8.0
2 张伟功 4 42 4.0 4.0
3 陈弦 2 11 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (1)
共引文献  (10)
参考文献  (3)
节点文献
引证文献  (5)
同被引文献  (6)
二级引证文献  (3)
1989(1)
  • 参考文献(0)
  • 二级参考文献(1)
2001(1)
  • 参考文献(1)
  • 二级参考文献(0)
2002(1)
  • 参考文献(1)
  • 二级参考文献(0)
2003(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2006(1)
  • 引证文献(1)
  • 二级引证文献(0)
2008(1)
  • 引证文献(1)
  • 二级引证文献(0)
2010(1)
  • 引证文献(1)
  • 二级引证文献(0)
2011(1)
  • 引证文献(1)
  • 二级引证文献(0)
2015(1)
  • 引证文献(1)
  • 二级引证文献(0)
2016(1)
  • 引证文献(0)
  • 二级引证文献(1)
2017(2)
  • 引证文献(0)
  • 二级引证文献(2)
研究主题发展历程
节点文献
核心算法
浮点加法器
并行
FAU
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机工程与应用
半月刊
1002-8331
11-2127/TP
大16开
北京619信箱26分箱
82-605
1964
chi
出版文献量(篇)
39068
总下载数(次)
102
总被引数(次)
390217
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导