作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
介绍了一种超高速4:1复接器集成电路.电路采用0.18 μm CMOS工艺实现,供电电源1.8 V.电路采用源极耦合场效应管逻辑,与静态CMOS逻辑相比具有更高的速度.为了避免高速时序电路中常见的时钟偏差,在时钟树中放置了缓冲器.在设计中采用有源电感的并联峰化技术有效地提高了电路工作速度.仿真结果表明最高速度可达13.5 Gbit/s,电路功耗约313 mW,复接器芯片面积约0.97×0.88 mm2.
推荐文章
10Gb/s0.18μm CMOS工艺复接器设计
复接器
D锁存器
CMOS工艺
时钟偏差
CMOS集成电路的ESD设计技术
互补金属氧化物半导体
集成电路
静电放电
技术
设计
CMOS集成电路设计中电阻设计方法的研究
集成电路
电阻
开关电容
CMOS
CMOS集成电路中电源和地之间的ESD保护电路设计
互补型金属氧化物集成电路
静电放电
保护电路
电源和地
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 超高速0.18μm CMOS复接器集成电路设计
来源期刊 电子工程师 学科 工学
关键词 复接器 树型结构 选择器 CMOS 源极耦合场效应管逻辑
年,卷(期) 2007,(5) 所属期刊栏目 微电子与基础产品
研究方向 页码范围 12-14,24
页数 4页 分类号 TN45
字数 1922字 语种 中文
DOI 10.3969/j.issn.1674-4888.2007.05.004
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 张伟 77 123 6.0 7.0
2 李竹 1 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (1)
共引文献  (3)
参考文献  (2)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2001(1)
  • 参考文献(1)
  • 二级参考文献(0)
2003(2)
  • 参考文献(1)
  • 二级参考文献(1)
2007(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
复接器
树型结构
选择器
CMOS
源极耦合场效应管逻辑
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
信息化研究
双月刊
1674-4888
32-1797/TP
大16开
江苏省南京市
28-251
1975
chi
出版文献量(篇)
4494
总下载数(次)
11
总被引数(次)
24149
论文1v1指导